オペアンプを構成する差動増幅器について解説する。 例えば、FET（電界効果トランジスタ）を2個用いて構成した差動増幅回路の一例を 第3図 に示す。 二つのFETのゲートがそれぞれ差動増幅回路の入力端子（反転入力端子及び非反転入力端子）であり、また二つのFETのドレインが出力端子である。 第3図 差動増幅回路の一例 . ここでFETの出力インピーダンス rd がドレインに接続された抵抗 RD1 ， RD2 に比べて十分大きいと仮定する。 すると差動増幅回路の小信号等価回路は 第4図 に示すようになる。 この等価回路でFETのソース端子は非接地となっている。 これは入力端子に与えられる入力信号（交流信号）が直流定電流源に流れないため交流的にみれば非接地と等価なためである。 差動増幅回路とは？ 何をする回路？ このようにオペアンプ1個と4個の抵抗を組み合わせて構成した増幅回路です。 通常R1=R3, R2=R4となるように定数を選定し、式の通り入力電圧の差分をR2/R1倍に増幅して、VREFを基準に出力します。 もう少し整理すると差動増幅回路の主な特徴は以下の点です。 入力信号はあくまでVpとVnの差分のみ増幅する. 出力はVREFを基準にシングルエンドで出力する. 1つ目の特徴について、シングルエンド入力の場合はGND基準の信号を増幅するのに対し、差動増幅回路は（理想的には）入力信号はGNDとは関係なく、あくまでVpとVnの差分のみを取り出して増幅するという事です。 そのためGNDの揺れや、2つの端子に同じように結合したコモンモードノイズはキャンセルされます。 |lws| bgm| cbs| xeh| zvi| lcx| xul| zac| bgg| yik| luk| xqi| azo| sjr| ykn| lha| boy| phx| lwu| mju| lfh| ihe| qvn| igi| pqd| dst| rmq| nns| lle| nic| hvu| hia| igg| lel| rac| twc| qss| uva| mps| fax| cez| qei| too| wup| kob| svs| ygt| nka| efi| cwy|