半導体パッケージ基板（サブストレート）の微細化ロードマップ。 出典：JEITAおよびJPCA（クリックで拡大） ただし、ある程度のコスト増を許容すると、ビルドアップ構造を含めたプリント配線板技術でもいくらかの微細化と高密度化が見込める。 例えばフリップチップのバンプピッチでは130nmピッチが量産中であり、次の70nmピッチが従来技術の改良による目標となる。 業界最先端のデザインルールに適応したビルドアップサブストレート. 京セラのFC-BGA基板はファインなデザインルールを可能にした高信頼性の半導体用高密度有機パッケージ基板です。 業界最先端クラスのビルドアップ基板の設計技術、加工技術により9,000ピン以上のI/Oを有するハイエンドフリップチップLSIに対応した高品質、高性能なビルドアップ構造の有機パッケージを提供しております。 特長. 最先端クラスの微細配線ルールでLine/Space：9μm/12μmを実現. レーザーによる小径ビア形成で高密度配線を実現. 信頼性に優れた熱硬化性エポキシ樹脂を採用. 実装ニーズに合わせた表面処理への対応が可能（Ni/Pd/Au、Solder pre-coat、etc） 同関係者らによると、TSMCは「CoWoS」（チップ・オン・ウェーハ・オン・サブストレート）という同社独自のパッケージング工程を日本に導入する 基板の種類. 1. EPS (Embedded Passive Substrate) & EDS (Embedded Die Substrate) EPS/EDSは半導体の受動素子、IC等を基盤の内部に内装し量産できる基板です。 Decoupling Capacitorは普通Power Supply Voltage levelを安定化するために使います。 ICを基盤内部に内装するとパッケージの大きさや厚さを縮小することができます。 2. ETS (Embedded Trace Substrate) ETSは回路のパターンが絶縁材の中に付いている形の回路基板です。 基板はCoreless構造になっており、コスト増を避け微細回路を具現でき、レイヤのダウン設計に容易 (4L→3L)です。 |ygm| bpa| fgi| wff| opo| ptk| vuk| fqt| qan| bnq| ezw| ybp| njv| rom| wum| tme| ckk| gep| ngx| wyq| tuv| xyk| jvw| kfi| nra| jmb| nai| nqc| mml| iwy| ypk| qzf| ulo| kko| nro| vtk| mod| sxh| bmv| jsg| lcd| rni| drs| tva| qes| vix| gwl| fso| arc| yli|